米莱vicky
组成原理课程设计论文
当代，论文常用来指进行各个学术领域的研究和描述学术研究成果的文章，简称之为论文。它既是探讨问题进行学术研究的一种手段，又是描述学术研究成果进行学术交流的一种工具。它包括学年论文、毕业论文、学位论文、科技论文、成果论文等。接下来我为你带来组成原理课程设计论文，希望对你有帮助。
一、 实验名称：运算器实验
二、 实验目的：
1.学习数据处理部件的工作方式控制。 2. 学习机器语言程序的运行过程。
三、 实验原理：
CP226实验仪的运算器由一片CPLD实现，包括8种运算功能。运算时先将数据写到寄存器A和寄存器W中，根据选择的运算方式系统产生运算结果送到直通门D。
实验箱上可以向DBUS送数据的寄存器有：直通门D、左移门L、右移门R、程序计数器PC、中断向量寄存器IA、外部输入寄存器IN和堆栈寄存器ST。它们由138译码器的
四、 实验内容：
1. 计算37H+56H后左移一位的值送OUT输出。 2. 把36H取反同54H相与的值送人R1寄存器。
五、 实验步骤：
实验内容(一):
1. 关闭电源。用8位扁平线把J2和J1连接。
2. 用不同颜色的导线分别把K0和AEN、K1和WEN、K2和S0、K3和S1、K4和S2、
K6和X0、K7和X1、K8和X2、K9和OUT连接。 3. K15～K0全部放在1位，K23 ~K16放0位。
4. 注视仪器，打开电源，手不要远离电源开关，随时准备关闭电源，注意各数码管、
发光管的稳定性，静待10秒，确信仪器稳定、无焦糊味。 5. 设置实验箱进入手动模式。
6. 设置K0=0，K8K7K6=000，K23 ~K16=0011 0111。 7. 按下STEP键，在A寄存器中存入37。 8. 设置K0=1，K1=0，K23 ~K16=0101 0110。 9. 按下STEP键，在W寄存器中存入56。
10. 设置K0=1，K1=1，K8K7K6=110，K4K3K2=000。 11. 按下STEP键，L寄存器显示1A。 12. 设置K9=0,其他保持不变。
13. 按下STEP键，OUT寄存器显示1A。 14. 关闭实验箱电源。
实验内容(二):
1. 基本与实验内容(一)的前5个步骤相同(去掉连接OUT寄存器的导线)。 2. 连接K10和SA,K11和SB，K12和RWR。
3. 设置K0=0，K8K7K6=000，K23~K16=0011 0110。 4. 按下STEP键，A寄存器显示36。 5. 设置K8K7K6=100，K4K3K2=110。 6. 按下STEP键，A寄存器显示9C。
7. 设置K1K0=01，K8K7K6=000，K4K3K2=111，K23~K16=0100 0101。 8. 按下STEP键，W寄存器显示45。
9. 设置K1K0=11，K8K7K6=100，,4K3K2=011，K10K11=10，K12=0。 10. 按下STEP键，D寄存器和R1寄存器显示40。 11. 关闭实验箱电源。
六、 实验结论：
实现数据处理部件的工作方式控制和机器语言程序的运行过程。
七、 体会：
通过本次试验，我对运算器实验了解更深了并进一步巩固了第一周所学的内容。
八、 思考题：
如何计算3456H+12EFH的值？ 答：
通过CP226实验仪，把S2S1S0设置为100，可以使用带进位加法运算。由于是四位16进制，可以把它拆开，从个位开始计算，一位一位向上计算通过带进位加法器，即算(64H*64H+64H*10H*3H+64H*3H+10H*9H+8h)+(64H*10H*4H+64H*8H+10H*4H+7H)
【实验环境】
1. Windows 2000 或 Windows XP
2. QuartusII、GW48-PK2或DE2-115计算机组成原理教学实验系统一台，排线若干。
【实验目的】
1、熟悉原理图和VHDL语言的编写。2、验证全加器功能。
【实验原理】
设计一个一位全加器，能完成两个二进制位的加法操作，考虑每种情况下的进位信号，完成8组数据的操作。
【实验步骤】
1.1建立工程项目
1.1.4 原理图设计
新建项目后，就可以绘制原理图程序了。下面以一位全加器如图1-12所示为例，讲解原理图的编辑输入的方法与具体步骤。
图1-12 一位全加器原理图
（1）执行菜单“File”→“New…”，或在工具栏中单击图标，弹出如图1-13所示的“New”对话框。在此对话框的“Design Files”项中选择“Block Diagram/Schematic File”，在单击“OK”按钮，QuartusⅡ10.0的主窗口进入如图1-14所示的原理图工作环境界面。
图1-13 “New”对话框
（2）在如图1-14所示的原理图工作环境界面中单击图标或在原理图编辑区的空白处双击鼠标或在原理图编辑区的空白处右键单击在弹出的菜单中选择“Insert”中的任意一个，弹出如图1-15所示的元件输入对话框，在“Name”栏中直接输入所需元件名或在“Libraries: ”的相关库中找到合适的元件，再单击“OK”按钮，然后在原理图编辑区中单击鼠标左键，即可将元件调入原理图编辑区中。为了输入如图1-12所示的原理图，应分别调入and2、xor2、or3、input、output。对于相同的器件，可通过复制来完成。例如3个and2门，器操作方法是，调入一个and2门后，在该器件上单击鼠标右键，在弹出的菜单中选择“Copy”命令将其复制，然后在合适的位置上右键，在弹出的菜单中选择“Paste”命令将其粘帖即可。1
图1-14 原理图工作环境界面
图1-15 元件输入对话框
如果元件放置好后，需要改元件的位置时，对于单个器件而言，在该器件上按住鼠标左键，拖到合适的位置后再松开鼠标左键即可；对于多个器件而言，应该按下鼠标左键框选需要移动的所有器件，然后将光标移动到选择的器件上，待光标变成可移动的“十”字光标，此时按住鼠标左键将其拖到合适的位置即可。
如果要删除元件时，应先将元件选中，然后按“Del”键或右键在弹出的菜单中选择“Del”。
如果要旋转元件时，应先将元件选中，然后右键在弹出的菜单中可选“Filp Horizontal”(水平翻转)、“Filp Vertical”(垂直翻转)、“Rotate by Degrees”(逆时针方向旋转，可选90°、180°、270°)等命令。
（3）将光标指向元件的引脚上，光标变成“十”字形状，按下鼠标左键并拖动，就会有导线引出，连接到另一端的元件上后，松开鼠标左键，即可绘制好一根导线，按此方法绘制好全部导线，如图1-16所示。
2
图1-16 导入元件和绘制导线（注意：用鼠标拖出的导线只能最多转一个弯）
图1-17 修改引脚名对话框
（4）双击或右键单击“pin_name”输入引脚，将弹出如图1-17所示的对话框。在此对话框的“Gerneral”页的“Pin name(s) ”项中输入引脚名，如：S，然后单击“确定”按钮，即可将“pin_name”输入引脚名改为“S”。按此方法依次修改其他引脚。修改后如图1-16所示。
（5）执行菜单命令“File”→ “Save…”，或在工具栏中单击
名并单击“保存”按钮即可（此时最好不要更改存储路径）。
图标，弹出“Save AS”对话框，在此对话框中输入文件
2.1 顶层VHDL文件设计
2.1.1 创建工程和编辑设计文件
首先建立工作库，以便设计工程项目的存储。任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。
在建立了文件夹后就可以将设计文件通过QuartusII的文本编辑器编辑并存盘，详细步骤如下：
1、新建一个文件夹。利用资源管理器，新建一个文件夹,如：e : eda 。注意，文件夹名不能用中文。
2、输入源程序。打开QuartusII，选择菜单“File”“New”，在New窗中的“Device Design Files”中选择编译文件的语言类型，这里选“VHDL Files”（如图2-1所示）。然后在VHDL文本编译窗中键入VHDL程序（如图2-2所示）。3
图2-1 选择编辑文件的语言类型
图2-2编辑输入设计文件（顶层设计文件ADD1.VHD）
图2-3利用“New Preject Wizard”创建工程
一、 实验目的与要求
(1) 掌握Cache 控制器的原理及其设计方法。
(2) 熟悉CPLD 应用设计及EDA 软件的使用。
二、 实验设备
PC 机一台，TD-CM3+或TD-CMX 实验系统一套。
三、 实验原理
本实验采用的地址变换是直接映象方式，这种变换方式简单而直接，硬件实 现很简单，访问速度也比较快，但是块的冲突率比较高。其主要原则是：主存中一块只能映象到Cache 的一个特定的块中。
假设主存的块号为B，Cache 的块号为b，则它们之间的映象关系可以表示 为：b = B mod Cb
其中，Cb 是Cache 的块容量。设主存的块容量为Mb，区容量为Me，则直接 映象方法的关系如图2-2-1 所示。把主存按Cache 的大小分成区，一般主存容量为Cache 容量的整数倍，主存每一个分区内的块数与Cache 的总块数相等。直接映象方式只能把主存各个区中相对块号相同的那些块映象到Cache 中同一块号的那个特定块中。例如，主存的块0 只能映象到Cache 的块0 中，主存的块1 只能映象到Cache 的块1 中，同样，主存区1 中的块Cb（在区1 中的相对块号是0）
也只能映象到 Cache 的块0 中。根据上面给出的地址映象规则，整个Cache 地址与主存地址的低位部分是完全相同的。
直接映象方式的地址变换过程如图2-2-2 所示，主存地址中的块号B 与Cache 地址中的块号b 是完全相同的。同样，主存地址中的块内地址W 与Cache 地址中的块内地址w 也是完全相同的，主存地址比Cache 地址长出来的部分称为区号E。
1
在程序执行过程中，当要访问 Cache 时，为了实现主存块号到Cache 块号的变换，需要有一个存放主存区号的小容量存储器，这个存储器的容量与Cache 的块数相等，字长为主存地址中区号E 的.长度，另外再加一个有效位。
在主存地址到Cache 地址的变换过程中，首先用主存地址中的块号去访问区号存储器（按地址访问）。把读出来的区号与主存地址中的区号E 进行比较，根据比较结果和与区号在同一存储字中的有效位情况作出处理。如果区号比较结果相等，有效位为‘1’，则Cache 命中，表示要访问的那一块已经装入到Cache 中了，这时Cache 地址（与主存地址的低位部分完全相同）是正确的。用这个Cache 地址去访问Cache，把读出来的数据送往CPU。其他情况均为Cache没有命中，或称为Cache 失效，表示要访问的那个块还没有装入到Cache 中，这时，要用主存地址去访问主存储器，先把该地址所在的块读到Cache 中，然后CPU 从Cache 中读取该地址中的数据。
本实验要在CPLD 中实现Cache 及其地址变换逻辑（也叫Cache 控制器），采用直接相联地址变换，只考虑CPU 从Cache 读数据，不考虑CPU 从主存中读数据和写回数据的情况，Cache和CPU 以及存储器的关系如图2-2-3 所示。
Cache 控制器顶层模块如图2-2-4 所示，主存地址为A7A0,共8 位，区号E 取3 位，这样Cache 地址还剩5 位，所以Cache 容量为32 个单元，块号B 取3 位，那么Cache 分为8 块，块内地址W 取2 位，则每块为4 个单元。图2-2-4 中，WCT 为写Cache 块表信号，CLR 为系统总清零信号，A7A0 为CPU 访问内存的地址，M 为Cache 失效信号，CA4CA0 为Cache 地址，
2
MD7MD0 为主存送Cache 的数据，D7D0 为Cache 送CPU 数据，T2 为系统时钟， RD 为CPU 访问内存读信号，LA1 和LA0 为块内地址。
在 QuartusII 软件中先实现一个8 位的存储单元（见例程中的MemCell.bdf），然后用 这个8位的存储单元来构成一个32 X 8 位的Cache（见例程中的CacheMem.bdf）,这样就实现了Cache的存储体。
再实现一个4 位的存储单元（见例程中的TableCell.bdf），然后用这个4 位的存储单
元
来构成一个8 X 4 位的区表存储器，用来存放区号和有效位（见例程中的CacheTable.bdf）,在这个文件中，还实现了一个区号比较器，如果主存地址的区号E 和区表中相应单元中的区号相等，且有效位为1，则Cache 命中，否则Cache 失效，标志为M，M 为0 时表示Cache 失效。
当Cache 命中时，就将Cache 存储体中相应单元的数据送往CPU，这个过程比较简单。 当Cache 失效时，就将主存中相应块中的数据读出写入Cache 中，这样Cache 控制器就要产生访问主存储器的地址和主存储器的读信号，由于每块占四个单元，所以需要连续访问四次主存，这就需要一个低地址发生器，即一个2 位计数器（见例程中的Counter.vhd），将低2 位和CPU 给出的高6 位地址组合起来，形成访问主存储器的地址。M 就可以做为主存的读信号，这样，在时钟的控制下，就可以将主存中相应的块写入到Cache 的相应块中，
最后再修改区表（见例程中的（CacheCtrl.bdf）。
四、 实验步骤
1、实验接线：
3
2、实验步骤：
(1) 使用Quartus II 软件编辑实现相应的逻辑并进行编译，直到编译通过，Cache 控
制
器在EPM1270 芯片中对应的引脚如图2-2-5 所示，框外文字表示I/O 号，框内文字表示该引脚的含义（本实验例程见‘安装路径Cpld CacheCtrlCacheCtrl.qpf’工程）
(2) 关闭实验系统电源，按图2-2-6 连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。
(3) 打开实验系统电源，将生成的POF 文件下载到EMP1270 中去，CPLD 单元介绍见实验1.2。
(4) 将时序与操作台单元的开关KK3 置为‘运行’档，CLR 信号由CON 单元的CLR 模拟给出，按动CON 单元的CLR 按钮，清空区表。
(5) 预先往主存写入数据：联机软件提供了机器程序下载功能，以代替手动读写主存，机器程序以指定的格式写入到以TXT 为后缀的文件中。
Agent数码Reaper
钢结构课程设计论文
在平时的学习、工作中，大家都跟论文打过交道吧，论文是指进行各个学术领域的研究和描述学术研究成果的文章。相信许多人会觉得论文很难写吧，下面是我为大家收集的钢结构课程设计论文，仅供参考，欢迎大家阅读。
一、钢结构课程设计中存在的问题
（一）钢结构课程设计选题单一
高校钢结构课程设计选题较为单一，一般为钢屋架设计或钢梁设计。钢结构课程设计在钢结构课程教学完成几周后才进行，有的甚至到学期末，内容讲授与设计实践严重脱节。学生在一周或两周课程设计中，往往只能完成一种普通钢屋架的设计，内容较为单一，还会出现较多弊端。如钢屋架设计，因为钢屋架可以看成厂房设计当中的一个构件，学生在设计过程中缺少整体结构设计的概念，钢屋架的设计的实际应用范围有限。钢屋架的连接计算程式化的东西过多，连接计算过于单调、重复量过大。
（二）学生识图和制图能力较差
在近些年的钢结构课程设计教学和指导中，笔者发现由于部分学生的空间想象能力较差，往往对屋盖支撑系统的布置及关系不清楚，有些学生在进行屋盖结构布置图中常常出错。对于一榀钢屋架详图的绘制，由于图面表达内容较多，涉及的构造做法较多，学生在连接节点处内容表述不够完整，屋架的剖视图不相对应。学生在绘制钢屋架的施工图时常常不能正确地表达设计意图。在平时的学习过程中学生接触的混凝土结构设计施工图较多，而对钢结构设计的施工图较少。在有限的课堂时间内，学生要真正看懂钢结构施工图，正确表达自己的设计意图并非易事，所以学生在做钢结构课程设计时，常常照搬照抄课本或课程设计指导书中钢屋架的施工图纸，甚至出现设计图纸上的尺寸结果和设计计算书中的计算结果不一致的情况。
（三）学生的创新意识不够
钢结构课程设计中的屋架设计由于教师已给定了屋架的跨度及桁架的`尺寸，所以学生在做设计时不去查阅相关设计规范和设计资料，更不会考虑比选设计方案，学生的主观能动性受到了限制。因此，教师在布置课程设计任务时，要精心选题，给学生充足的空间，鼓励学生自己查阅资料，确定设计方案和尺寸，以确保学生主观能动性的发挥。此外，教师要给学生提供一个交流学习的平台，组织学生开展讨论、交流，让学生在此过程中发现问题、分析问题，从而不断培养创新思维和创新意识。针对上述钢结构课程设计存在的问题，笔者对目前钢结构课程设计的命题、教学和考核方法进行改进，提出了切实可行的建议和措施。
二、钢结构课程设计教学改革的构想与实践
（一）精选设计题目，分组设计，一人一题
教师在选择课程设计题目时，应该根据学生学习能力的差异，精心选择并布置多种形式的课程设计题目。除了钢屋架设计外，还可以选轻型门式刚架、平台结构设计、钢框架设计等题目。为了培养学生的独立思考能力，避免学生在设计过程中出现抄袭现象，在课程设计中可采用分组设计和一人一题的方法。4～5人一组，设计同一种结构型式的题目。如设计钢屋架的小组，可通过改变设计条件及参数等方式，实现一人一题。又如屋架的选择形式多样，学生可选择梯形屋架、三角形屋架或人字形屋架进行设计。荷载的取值可提供多种组合。通过这种分组设计的方式，巩固学生的理论知识，锻炼学生的设计能力，加强和培养学生的沟通协作能力和团队协助精神。
（二）改革钢结构课程设计的教学方法
以课堂教学为平台，将课程设计融入到课堂教学中，再将课程设计中涉及到的主要内容分解成若干专题做重点介绍，并要求学生根据分组布置的安排在每个专题讲完后开展讨论，将遇到的问题及时反馈，教师在后续阶段集中重点解答。通过这种方式，教师就能及时解决学生遇到的问题，有的放矢，在课堂教学中根据不同的内容选择不同的教学方法。如：对构件的力学分析时采用板书讲解，可以让学生逐步了解和掌握构件从外力到内力再到结构稳定的整个过程。除采用传统的教学方法外，还应采用多媒体辅助教学。对于桁架的设计，此部分教学内容比较抽象，应利用多媒体进行授课。对节点部分的构造做法和施工焊接流程可采用大量的工程图片、动画演示以及录像资料作演示，让学生身临其境。现代教学手段所提供的感性材料使教学活动更加生动有趣。视觉和听觉的刺激可以加深感知度，提高教学效率和学习质量。
（三）建立钢结构课程设计的网络教学平台
为便于学生课后学习，教师可利用学校提供的网络教学平台建立钢结构课程设计课程网站，内容可包括课程负责人介绍、教学队伍、教学计划及大纲、课件、工程图片、教学动画演示、教学录像、学习参考资料目录、作业习题、友情链接等，还可提供钢结构设计的规范和图集等设计资料。学生可以随时访问此网站，获取所需相关知识，实现教师与学生之间的互动，开阔学生视野，扩宽知识面，网站还专门设置了重要学术杂志如《土木工程学报》、《建筑结构学报》、《建筑结构》、《工业建筑》、《钢结构》及《现代钢结构进展》等链接，以方便学生与钢结构专家直接交流。
（四）增设教学实习环节，提高教学效果
为提高钢结构课程设计的教学效果，增加学生对钢结构设计的感性认识，教师要积极联系适合现场教学的钢结构工地，带学生实地观察钢结构的空间构造与一些局部的连接构造。学生在教师或工程师的带领下按照结构布置、构件做法及节点连接方式的顺序依次参观。这种教学实习，便于学生学习钢结构施工图，逐步建立所设计结构的整体空间概念。
（五）改革课程设计的考核方式
教师在评阅课程设计时主要依据学生完成的设计说明书、设计图纸进行，然后由指导教师定性给出考核等级。这样的考核方式存在考核不客观、考核成绩不能有效反映学生的真实学习水平，没有给学生一个更为公平、公正、合理的评价。所以要真实客观地反映学生的学习成果，就要综合考虑各个影响课程设计效果的环节，比如可以借鉴毕业设计考核方式，增设学生的课堂答辩。课堂答辩一方面可以充分调动学生的学习积极性；另一方面通过答辩环节，教师可以比较全面地了解学生设计的真实水平，从而客观地给出考核成绩。同时，课堂答辩过程也是学生设计过程中的经验和心得交流的一次机会，通过这个平台，学生可以进一步学习其他同学设计中的一些长处，发现自己设计的不足并加以改进。要建立完善的课程设计考核体系，将体现设计成绩的各个过程细化。比如综合多方面因素给出考核成绩：考核总成绩=平时考勤×0．1+设计说明书成绩×0．2+设计图成绩×0．3+答辩成绩0．3+创新成绩×0．1。针对以往课程设计中存在的学生创新意识不够的问题，教师要鼓励并肯定学生设计中创新性行为。课程设计不仅是一个熟悉设计方法的过程，更应该成为培养学生创新能力的机会，所以要鼓励学生大胆创新，在成绩评定方面也要有所体现。
三、结语
钢结构课程设计是一门实践性很强的专业课程，对培养学生分析和解决工程设计问题的能力起到十分重要的作用。重视钢结构课程设计，使在校学生在钢结构设计方面得到锻炼，为毕业从事钢结构方面的工作打基础，已成为钢结构教学改革的当务之急。针对目前钢结构课程设计教学中存在的问题，提出钢结构课程设计需要改进的措施，以期对钢结构课程设计改革有所裨益。
高瞻远瞩，高屋建瓴，为读者指出一条解决问题的思路。多从教育、政府规范和引导、法律严惩几个角度谈起。所以我们要运用脑髓，放出眼光，自己来拿！总之，我们要拿来。我们
精品窗帘 6人参与回答 2023-12-09 金融学专科学生必读撰写调查报告、毕业论文指南集中实践环节教学工作是广播电视大学教学过程管理的重要环节。财经类集中实践性教学环节包括社会调查和毕业论文两项主要内容
二哥不二1993 4人参与回答 2023-12-08 随着经济的发展和社会法规体系的逐步健全,审计活动受到越来越多的关注,所暴露出来的问题也愈来愈多。下文是我为大家整理的关于会计审计方面的论文 范文 的内容，欢
五爷威武 2人参与回答 2023-12-07 组成原理课程设计论文 当代，论文常用来指进行各个学术领域的研究和描述学术研究成果的文章，简称之为论文。它既是探讨问题进行学术研究的一种手段，又是描述学术研究成果
肥猫啃鱼头 2人参与回答 2023-12-06 课程设计开题报告格式 每个人都要经历写课程设计开题报告，下面就由我为大家整理课程设计开题报告格式，欢迎大家查看! 课程设计开题报告格式1 1、开题报告写作格式
陈英杰哥哥 3人参与回答 2023-12-05