提高adc性能的研究论文

(1)A 12 bit 160 MS/s Two-Step SAR ADC With Background Bit-Weight Calibration Using a Time-Domain Proximity Detector (2)A 12-bit, 45-MS/s, 3-mW Redundant Successive-Approximation-Register Analog-to-Digital Converter With Digital Calibration 这两篇论文出自同一个实验室，技术上相近，主要有两点值得学习： A. ADC noise budget 一般我们计算noise budget大多是关于通信的，目的是为了计算SNR。这两篇论文将这一概念用在了论文里，我觉得设计ADC的时候可以参考； B. sub-binary ADC 该sub-binary算法的核心思想是高位MSB的电容容值要小于低位LSB电容的容值，保证后面的数字校准电路可以将误差修正过来就可以了，这样可以ADC保持精度的同时，转换速度也不变。 上图(a)是传统二进制算法，100和011表达的模拟量相同； 上图(b)的问题是Vfs/2附近 1LSB的模拟电压使用了两个数字码值同时表示，系统上认为011和100表达的是同一个模拟量，其实两者表达的模拟量是不同的（从图上可以看出），中心电压值VFS/2被忽略了，从而导致精度下降。 上图(c)的问题是100表达的模拟电压量小于011表达的，但是Vfs/2附近-1LSB模拟电压，由100表示，Vfs/2附近+1LSB模拟电压，由011表示，模拟电压量变化由两个数字码值表示，模拟电压没有缺失，但是数字码值存在混乱(100，011大小顺序)，后续数字校准电路修正过来就好了。 C. pipeline  SAR ADC 上面分析的sub-binary应用在pipeline SAR ADC中的表达如下图。Super-binary超出pipeline 量化范围的部分即为ADC的误差，该误差后续校准电路时无法恢复的，所以设计ADC的时候，要特别注意。 D.小结 (1)这两篇论文读的不是很清楚，可能跟我的水平有关，也可能时作者喜欢使用大段大段的文字去描述问题，而我喜欢公式和图形； (2)这两篇论文的技术路线基本相同，sub-binary， pipeline-SAR ADC结构，LMS校准算法，这些也基本是SAR ADC的常规技术。